威刚科技日前推出工作频率高达800 MHz的Vitesta DDR2内存模组，容量为512 MB，由单面8颗 64M x 8 (512Mbit)所组成，未来还将持续导入更高容量的产品。
该款Vitesta内存模组的规格符合JEDEC 800MHz数据数据传输之标准规范，然而，实验室研发人员发现：Vitesta DDR2-800蕴藏了极大的潜力，能激发出远高于800 MHz的实力。
在相同工作频率之条件下，与2.5V的DDR相比较，1.8V低电压技术的DDR2能有效减少约50%的耗电量，此外，为了实现800 MHz的工作速度；威刚还特别精选低寄生负载效应的FBGA (Fine-pitch Ball Grand Array；精细球栅数组)封装。
与DDR相比，DDR2凭借以下死项关键技术，实现高速传输与低功率(低耗电)的特性。
·4位预取
DDR2藉由4倍的数据传输量，实现高速传输。同时也是DDR传输速率的2倍。在此4位预取技术的架构中，读跟写将以内部排线时脉的4倍等效频率实现。这也是为何DDR2能达成内部总线之4倍传输速率的原因。
·内建中断电阻设计
DDR2内部预置与主板之阻抗匹配所需的中断电阻，能大幅衰减之前的传输讯号，移除残留反射讯号之噪声干扰，增进一清晰之逻辑准位，避免接收到一错误数据。
·外部讯号校正技术
OCD是一组输入/输出之驱动电阻，被用以调整差动电压讯号波形之交叉点，以便平衡上升与下降讯号之波形，可大幅提升自内存模组到芯片组间的噪声抵抗能力。
·后置CAS与AL技术
Posted CAS (Column Address Strobe)是为了提高DDR2的存取效率而设计。在Posted CAS中，CAS信号 (读/写 命令)能够被安插到RAS (Row Address Strobe) 信号后面的一个时脉周期；这使得CAS命令可以在：附加延迟 (Additive Latency)的后面(0, 1, 2, 3, 4)个周期，仍然保持有效且可以被执行。这可简化控制电路的设计，避免总线上的冲突，并且提升效率，同时简化执行命令的顺序；更重要的是：藉由移除气泡的方式，增加实际内存模组的带宽。
240针无缓冲之双重内嵌式内存模组
·容量规格：512 MB
·标准工作频率：800 MHz
·适用于JEDEC的标准1.8 +/- 0.1V 供应电源
·64M x 8 颗粒规格
·CAS Latency：5
·4 Bank
·外部讯号较正技术 (OCD)与内建中断电阻设计 (ODT)
|
